Zwei der weltgrössten Anbieter von Speichertechnologien, Western Digital und
Toshiba, haben bekannt gegeben, einen 3D-NAND-Chip mit einer vertikalen Speicherkapazität von 96 Layer entwickelt zu haben. Die BiCS4 genannte Technologie wird anfänglich in einem 256-Gigabit-Chip eingesetzt und in der Folge in verschiedenen Kapazitäten ausgeliefert, darunter 1 Terabit auf einem Chip. Bereits im zweiten Halbjahr 2017 sollen OEM-Kunden mit ersten Mustern beliefert werden. Die eigentliche Massenfertigung soll dann 2018 beginnen. Western Digital betreibt in einem Joint Venture mit Toshiba Fertigungsanlagen in Japan. Das Unternehmen bekräftigt seine Erwartung, dass 2017 die Produktion der 64-Layer-3D-NAND-Technologie BiCS3 mehr als 75 Prozent des gesamten 3D-NAND-Bit-Liefervolumens ausmachen wird.
"Die erfolgreiche Entwicklung der 96-Layer 3D-NAND-Technologie unterstreicht sowohl die Führungsrolle, die Western Digital im Bereich NAND-Flash einnimmt, als auch die stetige Umsetzung unserer Technologie-Roadmap", so Dr. Siva Sivaram, Executive Vice President of Memory Technology bei
Western Digital. "BiCS4 wird in Architekturen von 3-bits-per-cell und 4-bits-per-cell erhältlich sein. Sie enthält Technologie- und Fertigungsinnovationen, die unseren Kunden höchste 3D-NAND-Speicherkapazität, Leistung und Zuverlässigkeit zu einem attraktiven Preis bieten. Western Digitals 3D-NAND-Portfolio wendet sich an das gesamte Spektrum des Markts, vom Consumer-, Mobil- und Computerbereich bis hin zu Rechenzentren."
(luc)
